مقدمة: لماذا تكتسب مواصفة ملحقات الحوسبة بالذكاء الاصطناعي x86 (ACE) أهمية الآن

يشهد مشهد استدلال الذكاء الاصطناعي تحولاً جذرياً تحت أقدامنا. لسنوات، هيمنت وحدات معالجة الرسوميات المنفصلة ووحدات المعالجة العصبية المتخصصة وكتل الرقاقات الخاصة بالبائعين على تسريع الذكاء الاصطناعي في أجهزة العميل والأجهزة الطرفية. لكن مواصفة ملحقات الحوسبة بالذكاء الاصطناعي x86 (ACE) — التي نشرتها المجموعة الاستشارية لمنظومة x86 على x86ecosystem.org — تشير إلى تحول حاسم. فهي تقترح مجموعة موحدة ومتعددة البائعين من ملحقات معمارية مجموعة التعليمات (ISA) تدمج بدائيات حوسبة الذكاء الاصطناعي مباشرة في نواة x86، مما يجعل تسريع الذكاء الاصطناعي الأصلي مواطناً من الدرجة الأولى في أكثر معماريات وحدات المعالجة المركزية انتشاراً في العالم.

هذه ليست مجرد ورقة بيضاء أخرى. تمثل مواصفة ACE لحظة نادرة من التوافق عبر منظومة x86 — حيث تجمع إنتل وAMD وائتلافاً واسعاً من أصحاب المصلحة في البرمجيات والعتاد — لتحديد ركيزة مشتركة للذكاء الاصطناعي على الرقاقة. إذا كنت مهندس أنظمة، أو مهندس تعلم آلة مضمن، أو مطور مترجمات، أو خبير استراتيجي في التكنولوجيا تتابع تقارب أحمال عمل وحدة المعالجة المركزية والذكاء الاصطناعي، فإن فهم ACE لم يعد اختيارياً. بل أصبح ضرورياً بسرعة.

في هذا الدليل الأساسي، نقوم بتشريح كل طبقة من مواصفة ملحقات الحوسبة بالذكاء الاصطناعي x86 (ACE): البدائيات التقنية التي تقدمها، ونموذج البرمجة الذي تتيحه، والمشهد التنافسي الذي تدخله، والخطوات العملية التي يمكن للمطورين اتخاذها اليوم للاستعداد لرقاقات ACE. نعتمد على وثائق المواصفة الرسمية، وخيوط النقاش المجتمعي — بما في ذلك المحادثة النشطة على Hacker News — وأنماط النشر الواقعية لنمنحك صورة كاملة وقابلة للتنفيذ.

ما هي مواصفة ملحقات الحوسبة بالذكاء الاصطناعي x86 (ACE) بالضبط؟

في جوهرها، تعرف مواصفة ملحقات الحوسبة بالذكاء الاصطناعي x86 (ACE) مجموعة موحدة من ملحقات معمارية مجموعة التعليمات المصممة خصيصاً لأحمال عمل استدلال الذكاء الاصطناعي وتعلم الآلة التي تعمل مباشرة على أنوية وحدة المعالجة المركزية x86. على عكس نماذج التفريغ التي تعتمد على مسرعات خارجية (وحدات معالجة الرسوميات، وحدات المعالجة العصبية، مصفوفات البوابات القابلة للبرمجة)، تعمل تعليمات ACE على خط أنابيب وحدة المعالجة المركزية الرئيسي — مستفيدة من ملفات المسجلات الموجودة، وتسلسلات الذاكرة الهرمية، وبنية جدولة الخيوط التحتية.

تحدد المواصفة عدة فئات من التعليمات الجديدة المصممة لتسريع بدائيات الذكاء الاصطناعي الشائعة:

• ضرب المصفوفات المُكمّم: تعليمات محسّنة لعمليات المصفوفات INT8 وINT4، وهي العمود الفقري لاستدلال الشبكات العصبية الحديثة.
• دوال التنشيط المُنقّلة: دعم على مستوى العتاد لدوال ReLU وGELU وsigmoid وtanh وغيرها من بدائيات التنشيط التي تهيمن على معماريات المحولات والشبكات العصبية الالتفافية.
• تحويلات تخطيط البيانات: تعليمات تُسرّع إعادة تشكيل بيانات الموترات وتبديلها وتعبئتها — مما يقلل العبء الناتج عن تنظيم البيانات بين الطبقات.
• بدائيات واعية بالتناثر: عمليات تستغل تناثر الأوزان وأنماط التقليم المنظم أصلياً لتخطي الحسابات ذات القيمة الصفرية دون عقوبات التفريع.
• عمليات الانتباه المدمجة: دعم موجه للخطوات الفرعية لآلية الانتباه، بما في ذلك الجداء النقطي المُقّيس وتطبيع softmax، وهو أمر بالغ الأهمية لاستدلال نماذج اللغة الكبيرة.

ما يجعل ACE ذات أهمية خاصة هو ضمان قابليتها للنقل عبر البائعين. البرمجيات المكتوبة وفقاً لمواصفة ACE مصممة للعمل على أي معالج x86 متوافق — من Intel Core وXeon إلى AMD Ryzen وEPYC — دون إعادة ترجمة أو مسارات كود خاصة بالبائع. وهذا يختلف عن النمط التاريخي لملحقات ISA المجزأة والخاصة بالبائع والتي تطلبت حزم برمجيات منفصلة لكل تطبيق رقاقة.

الفلسفة المعمارية وراء ACE: الذكاء الاصطناعي الأصلي كبدائية حوسبة من الدرجة الأولى

لفهم مواصفة ملحقات الحوسبة بالذكاء الاصطناعي x86 (ACE)، عليك أن تفهم فلسفة التصميم التي ترتكز عليها. لقد اتخذ مؤلفو ACE خياراً متعمداً: لا تحاول تحويل وحدة المعالجة المركزية x86 إلى وحدة معالجة رسوميات. بدلاً من ذلك، تعامل ACE استدلال الذكاء الاصطناعي على أنه مجرد شكل آخر من أشكال الحوسبة للأغراض العامة يستفيد من تسريع ISA الموجه — بنفس الطريقة التي سرّعت بها AES-NI التشفير، أو كيف سرّعت AVX-512 رياضيات المتجهات.

ثلاثة مبادئ تصميم أساسية

1. أدنى حد من تعطيل خط الأنابيب: صممت تعليمات ACE لتندمج في خطوط أنابيب التنفيذ فوق العددية الحالية لـ x86 مع أدنى حد من منطق التحكم الإضافي. وهي تعيد استخدام ملفات المسجلات المادية وموارد الجدولة الموجودة، متجنبة الحاجة إلى وحدات تنفيذ جديدة تماماً من شأنها زيادة مساحة الرقاقة وتعقيد الإدارة الحرارية.
2. محسّنة لزمن الوصول، وليس لتعظيم الإنتاجية: على عكس معماريات SIMT بأسلوب وحدة معالجة الرسوميات التي تحسّن الإنتاجية الخام على حساب زمن وصول مرتفع، تستهدف ACE استدلالاً منخفض زمن الوصول على أحجام دفعات صغيرة إلى متوسطة — وهو بالضبط ملف تعريف أحمال العمل الموجود في تطبيقات العميل في الوقت الفعلي، وخوادم الحافة، وميزات الذكاء الاصطناعي التفاعلية المضمنة في برمجيات سطح المكتب.
3. تدهور تدريجي مع احتياطي برمجي: تتضمن المواصفة آليات واضحة لاكتشاف الميزات (عبر إشارات CPUID) بحيث يمكن للبرمجيات استقصاء دعم ACE في وقت التشغيل والرجوع إلى مسارات الكود العددية أو AVX2 على المعالجات غير الداعمة لـ ACE. وهذا يضمن التوافق الثنائي عبر كامل قاعدة x86 المثبتة مع تمكين التسريع على الرقاقات الأحدث.

أثارت هذه الفلسفة إشادة ونقداً لاذعاً على حد سواء. في خيط نقاش Hacker News المرتبط بالمواصفة، لاحظ العديد من المعلقين أن نهج ACE البراغماتي "الحد الأدنى من ISA القابل للتطبيق" قد يُسرّع في الواقع الاعتماد مقارنة بالبدائل الأكثر طموحاً ولكن المعقدة. لاحظ أحد المعلقين: "من المنعش رؤية ملحق ISA لا يحاول فعل كل شيء دفعة واحدة. أعطنا البدائيات، واجعلها قابلة للنقل، ودع المترجمات والمكتبات تتولى الباقي." لكن آخرين تساءلوا عما إذا كان تصميم ACE المركّز على زمن الوصول يمكن أن يظل تنافسياً في عصر تستمر فيه أحجام نماذج المحولات في النمو بشكل أسي.

غوص تقني عميق: مجموعات التعليمات الرئيسية في مواصفة ACE

دعنا نتجاوز الفلسفة عالية المستوى ونفحص مجموعات التعليمات الملموسة التي تعرفها مواصفة ملحقات الحوسبة بالذكاء الاصطناعي x86 (ACE). يقوم التحليل التالي بتوليف وثيقة المواصفة مع التحليلات المنشورة والتعليقات التقنية المجتمعية.

1. ACE_MATMUL — ضرب المصفوفات للموترات الكثيفة والمُكمّمة

عائلة ACE_MATMUL هي محور المواصفة. وهي توفر تعليمات تؤدي ضرب مصفوفات قائم على البلاطات على معاملات INT8 وINT4، مع تجميع النتائج في مسجلات وجهة INT32 أو FP32. تشمل المتغيرات الرئيسية:

• ACE_MATMUL_S8S8_S32: INT8 مُشار × INT8 مُشار مع تجميع في INT32 مُشار.
• ACE_MATMUL_U8S8_S32: INT8 غير مُشار × INT8 مُشار مع تجميع INT32 — أمر بالغ الأهمية لمخططات التكميم غير المتماثل الشائعة في نماذج الإنتاج.
• ACE_MATMUL_S4S4_S32: INT4 مُشار × INT4 مُشار، مما يضاعف الإنتاجية الفعالة لأحمال العمل فائقة الدقة المنخفضة.

تعمل هذه التعليمات على مسجلات البلاطات (مشابهة من الناحية المفاهيمية لبلاطات Intel AMX ولكنها متميزة معمارياً عنها) وتدعم أبعاد بلاطات قابلة للتكوين تُحدد في وقت التشغيل. يوازن نهج البلاطات بين الحاجة إلى إعادة استخدام عالية للبيانات المحملة وواقعيات التخزين المقيد على الرقاقة.

2. ACE_ACT — دوال التنشيط المُسرّعة

دوال تنشيط الشبكات العصبية، على الرغم من بساطتها الحسابية لكل عنصر، تصبح اختناقات عند تطبيقها على موترات كبيرة على وحدات الحساب والمنطق للأغراض العامة. تقوم مجموعة ACE_ACT بتفريغ هذه العمليات إلى منطق توافقي مخصص:

• ACE_RELU، ACE_GELU_APPROX: تسريع عتادي لـ ReLU وGELU تقريبي (وحدة الخطأ الخطي الغاوسي) — والأخيرة موجودة في كل مكان في معماريات المحولات.
• ACE_SIGMOID_F16، ACE_TANH_F16: دالتي sigmoid والظل الزائدي بنصف الدقة باستخدام عتاد بحث مع استيفاء محسّن.
• ACE_SWISH: دعم مباشر لدالة تنشيط Swish/SiLU المُفضلة في EfficientNet ونماذج الرؤية الحديثة.

3. ACE_LAYOUT — إعادة ترتيب البيانات وتعبئتها

يمكن أن يستهلك تحويل تخطيط البيانات جزءاً مدهشاً من إجمالي وقت الاستدلال. تعمل تعليمات ACE_LAYOUT على تسريع:

• تحويلات NHWC إلى NCHW لخطوط أنابيب الرؤية الحاسوبية.
• تخطيط الذاكرة من الصف-الأساسي إلى البنية الكتلية لتحسين محلية الذاكرة المخبئية.
• ضغط وفك ضغط الأصفار لصيغ تخزين الموترات المتناثرة.

4. ACE_ATTN — الخطوات الفرعية للانتباه المدمج

ربما يكون الجانب الأكثر استشرافاً للمستقبل في مواصفة ACE هو مجموعة ACE_ATTN، التي تستهدف مباشرة آلية الانتباه في قلب نماذج المحولات. تعمل هذه التعليمات على تسريع:

• انتباه الجداء النقطي المُقّيس مع عوامل قياس قابلة للتكوين.
• الانتباه المُقنّع لسيناريوهات فك التشفير السببي (ذاتي الانحدار).
• تطبيع softmax عبر الإنترنت لتقليل حركة الذاكرة أثناء حساب الانتباه.

وهذا يضع ACE في حوار مباشر مع احتياجات استدلال نماذج اللغة الكبيرة على الجهاز — وهي حالة استخدام لم تكن موجودة تقريباً في الوعي العام قبل عامين ولكنها الآن تهيمن على تخطيط البنية التحتية للذكاء الاصطناعي.

كيف تقارن ACE مع نهج تسريع الذكاء الاصطناعي الحالية

لا توجد مواصفة ملحقات الحوسبة بالذكاء الاصطناعي x86 (ACE) في فراغ. إنها تدخل حقلاً مزدحماً بشكل متزايد من تقنيات تسريع الذكاء الاصطناعي. فهم أين تتناسب ACE بالنسبة للبدائل أمر أساسي لاتخاذ قرارات معمارية سليمة.

ACE مقابل Intel AMX (ملحقات المصفوفات المتقدمة)

توفر AMX من إنتل، التي قُدمت مع معالجات Sapphire Rapids Xeon، بالفعل ضرب مصفوفات قائم على البلاطات على x86. كيف تختلف ACE؟ التمييز الحاسم هو الحوكمة متعددة البائعين وقابلية النقل. AMX هي تقنية خاصة بإنتل؛ البرمجيات المكتوبة لـ AMX لا يمكنها العمل أصلياً على معالجات AMD. صُممت ACE من الألف إلى الياء لتكون متعددة البائعين، بمشاركة كل من إنتل وAMD في تعريفها. بالإضافة إلى ذلك، تغطي ACE مجموعة أوسع من بدائيات الذكاء الاصطناعي (التنشيط، الانتباه، تحويلات التخطيط) تتجاوز مجرد ضرب المصفوفات، بينما تركز AMX بشكل أضيق على رياضيات المصفوفات.

ACE مقابل استدلال وحدة معالجة الرسوميات المنفصلة

لا تزال وحدات معالجة الرسوميات المنفصلة تقدم إنتاجية خام متفوقة لسيناريوهات الاستدلال ذات الدفعات الكبيرة وعالية الإنتاجية. ومع ذلك، تكمن ميزة ACE في زمن الوصول وبساطة النظام. من خلال القضاء على رحلة PCIe ذهاباً وإياباً وعبء حزمة المشغل المتأصل في تفريغ المسرع المنفصل، يمكن لـ ACE تقديم زمن وصول أقل من البداية إلى النهاية لأحمال عمل الذكاء الاصطناعي التفاعلية ذات الدفعات الصغيرة — خاصة في أجهزة العميل حيث قد لا تكون وحدة معالجة الرسوميات المنفصلة متاحة أو قيد التشغيل.

ACE مقابل وحدات المعالجة العصبية على الرقاقة (Qualcomm، Apple، AMD Ryzen AI)

تتضمن العديد من أنظمة-على-رقاقة الحديثة الآن وحدات معالجة عصبية مخصصة. تتبع ACE نهجاً مختلفاً جوهرياً: بدلاً من إضافة كتلة NPU مخصصة، تقوم بتوسيع ISA لوحدة المعالجة المركزية نفسها. هذا يعني أن الكود المُسرّع بـ ACE يمكنه مزج حوسبة الذكاء الاصطناعي بسلاسة مع المنطق للأغراض العامة دون عبء تنظيم البيانات والمزامنة الذي يتطلبه تفريغ NPU. بالنسبة لأحمال العمل حيث يكون استدلال الذكاء الاصطناعي متشابكاً بإحكام مع منطق التطبيق (مثل ذكاء اصطناعي الألعاب في الوقت الفعلي، أدوات الإبداع التفاعلية، مراقبة المحتوى الفورية)، يمكن أن يكون هذا الاقتران المحكم ميزة حاسمة.

ما يقوله المجتمع: مواضيع رئيسية من نقاش Hacker News

أبرز خيط Hacker News المصاحب لإعلان مواصفة ملحقات الحوسبة بالذكاء الاصطناعي x86 (ACE) عدة مواضيع متكررة تثري فهمنا لاستقبال المواصفة ومسارها المحتمل.

الموضوع 1: تفاؤل حماسي ولكن حذر

كان الشعور السائد بين المعلقين ذوي المعرفة التقنية إيجابياً بحذر. أعرب الكثيرون عن ارتياحهم لأن منظومة x86 تتحد أخيراً حول ISA مشترك للذكاء الاصطناعي بدلاً من التجزؤ إلى ملحقات غير متوافقة بين البائعين. أشار أحد التعليقات التي حظيت بتصويت واسع: "حقيقة أن هذا خرج من المجموعة الاستشارية لمنظومة x86 — بحضور كل من إنتل وAMD على الطاولة — تكاد تكون أكثر أهمية من التفاصيل التقنية. لقد كان التجزؤ يقتلنا."

الموضوع 2: القلق بشأن الإنتاجية الواقعية وحجم النموذج

أثار العديد من المعلقين مخاوف بشأن ما إذا كان نهج ACE المحسّن لزمن الوصول والمتكامل مع خط أنابيب وحدة المعالجة المركزية يمكنه التوسع إلى أحجام النماذج التي تهيمن بشكل متزايد على الصناعة. إذا استمرت نماذج اللغة الكبيرة في النمو إلى مئات المليارات من المعاملات، كما تجادل الحجة، فقد يكون تسريع وحدة المعالجة المركزية على الرقاقة غير كافٍ بغض النظر عن جودة ISA. رد المدافعون عن النهج بأن الغالبية العظمى من مهام استدلال الذكاء الاصطناعي — في أجهزة العميل، وخوادم الحافة، والأنظمة المضمنة — تتضمن نماذج في نطاق الملايين إلى المليارات المنخفضة من المعاملات، وهو ضمن النطاق الأمثل لـ ACE.

الموضوع 3: سؤال المترجم والمنظومة

تمحور خيط متكرر من النقاش حول جاهزية منظومة البرمجيات. ملحقات ISA العتادية لا تكون مفيدة إلا بقدر المترجمات والمكتبات وأطر العمل التي تستهدفها. دعا العديد من المعلقين إلى الحاجة لدعم قوي من LLVM وGCC، وتكامل ONNX Runtime، ومسارات احتياطية في وضع PyTorch eager كمتطلبات مسبقة للاعتماد ذي المعنى. يبدو أن مؤلفي المواصفة توقعوا هذا: تتضمن وثائق ACE جداول ترميز مفصلة وشيفرة pseudocode لتسهيل تطوير خلفيات المترجمات تحديداً.

الموضوع 4: مقارنات مع ARM's Neon وSVE للذكاء الاصطناعي

أجرى العديد من المشاركين في النقاش مقارنات مع ملحقات SIMD والمتجهات المتطورة من ARM، مشيرين إلى أن ARM كانت تضيف باطراد بدائيات صديقة للذكاء الاصطناعي إلى ISA الخاصة بها. كان رأي الإجماع أن ACE تجعل x86 في حالة تكافؤ تقريبي مع — وفي بعض النواحي تتجاوز — ما تقدمه ARM لتسريع الذكاء الاصطناعي على النواة، مما يغلق فجوة تنافسية كانت تتسع في السنوات الأخيرة.

رؤى قابلة للتنفيذ: تحضير حزمة برمجياتك لـ ACE

إذا كنت مطوراً، أو مديراً هندسياً، أو مديراً تقنياً تقيّم كيفية وضع فريقك لوصول رقاقات x86 المُمكّنة بـ ACE، فإليك خطوات ملموسة يمكنك اتخاذها بدءاً من اليوم.

1. تدقيق نقاط الاختناق في الاستدلال لديك

قم بتوصيف مسارات استدلال الذكاء الاصطناعي في تطبيقك. حدد العمليات التي تهيمن على وقت التشغيل — ضرب المصفوفات، دوال التنشيط، آليات الانتباه، أو تحويلات تخطيط البيانات. مواصفة ACE تسرع كل هذه العمليات مباشرة، لكن الفائدة النسبية ستعتمد على مزيج أحمال العمل الخاص بك. يمكن لأدوات مثل Intel VTune وAMD uProf وLinux perf مساعدتك في بناء صورة كمية.

2. اعتماد تجريدات أطر العمل التي ستستهدف ACE

من المتوقع أن تدمج أطر عمل مثل ONNX Runtime وOpenVINO وApache TVM خلفيات ACE بمجرد توفر الرقاقات. تصميم خطوط أنابيب الاستدلال الخاصة بك حول طبقات التجريد هذه — بدلاً من الدوال الجوهرية الخاصة بالبائع والمكتوبة يدوياً — يضعك في موقع يمكنك من الاستفادة من تسريع ACE بشفافية، دون تغييرات في الكود على مستوى التطبيق.

3. التصميم لاستقصاء الميزات المعتمد على CPUID

تفرض مواصفة ACE إشارات ميزات CPUID موحدة لاكتشاف القدرات. إذا كنت تحتفظ بمسارات كود حرجة الأداء، صمم آلية إرسال في وقت التشغيل تستقصي دعم ACE وتختار مسار الكود الأمثل. هذا النمط راسخ للإرسال AVX2/AVX-512 ويمتد بشكل طبيعي إلى ACE.

4. إعادة النظر في استراتيجيات التكميم

تكافئ بدائيات ضرب المصفوفات INT8 وINT4 من ACE التكميم القوي. إذا كانت نماذجك لا تزال تعمل بـ FP32 أو FP16، فهذا هو الوقت المناسب للاستثمار في خطوط أنابيب التدريب المدرك للتكميم (QAT) والتكميم بعد التدريب (PTQ). سيكون ارتفاع الإنتاجية من ACE أكثر دراماتيكية للنماذج التي يمكنها الاستفادة من مسارات البيانات منخفضة الدقة.

5. التفاعل مع المجموعة الاستشارية لمنظومة x86

المواصفة منشورة بشكل مفتوح على x86ecosystem.org. إذا كانت لدى مؤسستك ملاحظات، أو حالات استخدام، أو خبرة تنفيذ لمشاركتها، فإن التفاعل مع المجموعة الاستشارية يمكن أن يساعد في تشكيل المراجعات المستقبلية للمواصفة وضمان تلبيتها للاحتياجات الواقعية.

الآثار المحتملة على المشهد التنافسي لـ x86

يحمل نشر مواصفة ملحقات الحوسبة بالذكاء الاصطناعي x86 (ACE) آثاراً تمتد إلى ما هو أبعد من تصميم ISA التقني. من الجدير النظر في الأبعاد الاستراتيجية.

تعزيز x86 ضد المنافسة القائمة على ARM

تقوم المعالجات القائمة على ARM — من رقاقات سلسلة M من Apple إلى Qualcomm Snapdragon X Elite وAWS Graviton — بدمج قدرات تسريع الذكاء الاصطناعي بقوة في أنويتها. يمكن النظر إلى ACE كاستجابة منسقة من منظومة x86، تهدف إلى منع ARM من إنشاء تفوق لا يُضاهى في أداء الذكاء الاصطناعي على النواة لأجهزة العميل والحافة. من خلال تقديم ISA ذكاء اصطناعي موحد وقابل للنقل، يأمل بائعو x86 في منح مطوري البرمجيات سبباً للبقاء داخل — أو العودة إلى — حظيرة x86 لأحمال العمل كثيفة الذكاء الاصطناعي.

علاوة التوحيد

تاريخياً، أنتجت المنافسة بين إنتل وAMD ابتكاراً ولكن أيضاً تجزؤاً. تمثل مواصفة ACE حالة نادرة من التعاون ما قبل التنافسي. إذا استمر هذا النمط — مع استمرار المجموعة الاستشارية لمنظومة x86 في إنتاج مواصفات مشتركة — فقد يقلل بشكل كبير من ضريبة منظومة البرمجيات التي دفعتها x86 مقارنة بالمعماريات الأكثر تجانساً. يحصل المطورون على تسريع ذكاء اصطناعي يعمل على أي جهاز من أجهزة x86 دون تعديل. هذا عرض قيمة مقنع.

الضغط على نموذج NPU فقط

من خلال إثبات أن تسريع الذكاء الاصطناعي ذا المعنى يمكن دمجه مباشرة في خط أنابيب وحدة المعالجة المركزية، قد تتحدى ACE السردية القائلة بأن رقاقة NPU المخصصة هي المسار الوحيد للمضي قدماً في الذكاء الاصطناعي للعميل. هذا لا يعني أن NPUs ستختفي — فهي على الأرجح ستستمر في تقديم كفاءة طاقة متفوقة لأحمال عمل الذكاء الاصطناعي المستدامة وعالية الإنتاجية. لكن بالنسبة للأرضية الوسطى العريضة لميزات الذكاء الاصطناعي التفاعلية والحساسة لزمن الوصول والتي تُستدعى بشكل متقطع، قد يثبت نموذج CPU-plus-ACE أنه الحل الأكثر اقتصاداً ومرونة.

الأسئلة الشائعة: أسئلة متكررة حول مواصفة ملحقات الحوسبة بالذكاء الاصطناعي x86 (ACE)

س: متى ستتوفر معالجات x86 المُمكّنة بـ ACE؟

لا تلتزم المواصفة بجداول زمنية محددة للمنتجات، ولم يعلن أي من إنتل أو AMD علناً عن تواريخ شحن لرقاقات متوافقة مع ACE. ومع ذلك، يتوقع مراقبو الصناعة ظهور أول رقاقات بدعم جزئي أو كامل لـ ACE في الإطار الزمني 2026-2027، بناءً على الفترات الزمنية النموذجية من ISA إلى الرقاقة وإشارات النضج في المواصفة المنشورة.

س: هل ACE متوافقة مع البرمجيات السابقة لـ x86؟

نعم. ACE هي ملحق ISA — تضيف تعليمات جديدة دون تغيير سلوك التعليمات الموجودة. البرمجيات المترجمة لمعالجات x86 الأقدم ستستمر في العمل دون تغيير على المعالجات المُمكّنة بـ ACE. التعليمات الجديدة اختيارية: يجب على البرمجيات استخدامها صراحة (أو الاعتماد على المكتبات والمترجمات التي تفعل ذلك) للاستفادة من التسريع.

س: هل ستتطلب ACE مترجماً جديداً أم يمكنني استخدام سلاسل الأدوات الحالية؟

ستحتاج إلى مترجم محدث يفهم التعليمات وأنماط الترميز الجديدة. من المتوقع أن يدمج كل من LLVM وGCC دعم ACE بمجرد الانتهاء من المواصفة وتأكيد توفر الرقاقات. من المرجح أن تقوم أطر العمل عالية المستوى (TensorFlow، PyTorch، ONNX Runtime) بتجريد ACE خلف واجهات المشغل الموجودة لديها.

س: هل تدعم ACE أحمال عمل الذكاء الاصطناعي بالفاصلة العائمة، أم أنها للأعداد الصحيحة فقط؟

تستهدف تعليمات ضرب المصفوفات الأساسية صيغ الأعداد الصحيحة (INT8، INT4) لأنها تهيمن على نشر الاستدلال في الإنتاج. ومع ذلك، تتضمن مجموعتا ACE_ACT وACE_ATTN دعماً بنصف الدقة (FP16) لدوال التنشيط وعمليات الانتباه. يبقى ضرب المصفوفات الكامل FP32 وFP16 في نطاق AVX-512 وAVX2، والتي تكملها ACE بدلاً من أن تحل محلها.

س: كيف ترتبط ACE بـ AVX-512 وVNNI؟

AVX-512 وVNNI (تعليمات الشبكات العصبية المتجهة) هما ملحقان موجودان في ISA x86 يُسرعان أحمال عمل الذكاء الاصطناعي من خلال عمليات المتجهات العريضة. توسع ACE هذا النسب ببدائيات جديدة محسّنة خصيصاً للأنماط الموجودة في الشبكات العصبية الحديثة — بما في ذلك رياضيات المصفوفات منخفضة الدقة، وعمليات الانتباه المدمجة، والحوسبة المتناثرة. على معالج يدعم الثلاثة، يمكن للبرمجيات مزج تعليمات AVX-512 وVNNI وACE في نفس التطبيق لتعظيم الأداء عبر أنواع نوى الذكاء الاصطناعي المتنوعة.

س: هل مواصفة ACE نهائية، أم أنها لا تزال قيد التطور؟

تمثل المواصفة المنشورة على x86ecosystem.org مسودة ناضجة خضعت لمراجعة تقنية كبيرة داخل المجموعة الاستشارية. ومع ذلك، مثل جميع مواصفات ISA، من المتوقع أن تتطور من خلال مراجعات طفيفة بناءً على ملاحظات التنفيذ، وخبرة مطوري المترجمات، وأنماط أحمال عمل الذكاء الاصطناعي المتغيرة. يجب على المؤسسات التي تبني استراتيجيات برمجيات طويلة الأجل حول ACE مراقبة منشورات المجموعة الاستشارية لمنظومة x86 للحصول على التحديثات.

الخلاصة: ACE كنقطة انعطاف استراتيجية للذكاء الاصطناعي على x86

مواصفة ملحقات الحوسبة بالذكاء الاصطناعي x86 (ACE) هي أكثر من مجرد مجموعة من رموز التشغيل الجديدة. إنها تمثل إعادة صياغة استراتيجية لما يُتوقع من معالجات x86 القيام به في مشهد حوسبة مشبع بالذكاء الاصطناعي. من خلال توحيد بدائيات الذكاء الاصطناعي عبر أكبر منظومة لوحدات المعالجة المركزية في الصناعة، تخفض ACE الحاجز أمام المطورين لشحن ميزات مُسرّعة بالذكاء الاصطناعي تعمل بكفاءة على مليارات من أجهزة x86 الحالية والمستقبلية — دون الاعتماد على مسرعات منفصلة أو حزم برمجيات مقفلة بالبائع.

الطريق أمامنا يتضمن عملاً كبيراً: يجب كتابة خلفيات المترجمات، ويجب تحسين المكتبات، ويجب أن تصبح مجدولات أنظمة التشغيل واعية بحالة بلاطات ACE، ويجب على المطورين تعلم التفكير في أداء الذكاء الاصطناعي بمصطلحات تتمحور حول وحدة المعالجة المركزية. لكن الأساس الذي وضعته هذه المواصفة متين. إنها براغماتية، وقابلة للنقل، ومتوافقة فلسفياً مع كيفية تطور x86 بنجاح لأكثر من أربعة عقود — من خلال ملحقات ISA تدريجية ومتوافقة ومدققة مجتمعياً.

لأي شخص يبني الجيل القادم من البرمجيات المضمنة بالذكاء الاصطناعي — سواء كان خط أنابيب تحليلات فيديو في الوقت الفعلي، أو نموذج لغة كبير على الجهاز، أو أداة إبداعية ذكية، أو محرك ألعاب تكيفي — تستحق مواصفة ملحقات الحوسبة بالذكاء الاصطناعي x86 (ACE) مكاناً بارزاً على رادار التكنولوجيا لديك. الرقاقات قادمة. المواصفة عامة. وقت التحضير هو الآن.